CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - verilog uart xilinx

搜索资源列表

  1. xilinx verilog uart

    0下载:
  2. 所属分类:源码下载

  1. verilog_rs232

    0下载:
  2. 用verilog实现串行口UART控制器,适用于XILINX器件-verilog UART controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:343264
    • 提供者:bigchop ma
  1. uart1

    0下载:
  2. RS232(UART)串口传输,通过了FPGA验证功能正确-UART RS232 verilog HDL FPGA xilinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:238071
    • 提供者:
  1. UART

    0下载:
  2. xilinx官网提供的VHDL,UART串行通信模块,肯定好用,官方提供-xilinx official website provides VHDL, UART, FPGA communication module is certainly easy to use, official
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:10236
    • 提供者:雪尘
  1. uart

    0下载:
  2. Code VHDL/Verilog for UART FPGA: Xilinx, Altera-Code VHDL/Verilog for UART FPGA: Xilinx, Altera...
  3. 所属分类:Com Port

    • 发布日期:2017-11-09
    • 文件大小:11526
    • 提供者:NgocAnh
  1. Xilinx_xapp341_uart_verilog

    0下载:
  2. Xilinx应用笔记关于UART的verilog实现方法和例子说明-Xilinx application note on the UART verilog implementation methods and examples
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:21765
    • 提供者:yuan
  1. UART-Verilog-source

    0下载:
  2. Verilog编写UART串口例程,实现FPGA与上位机串口通信,利用ASCII码进行大小写转换,在Xilinx Virtex-5开发板测试通过-UART serial routines written in Verilog, FPGA serial communication with the host computer using the ASCII code case conversion, in the Xilinx Virtex-5 development board test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2974
    • 提供者:charley
  1. UART

    0下载:
  2. Verilog HDL编写的串口程序实例,很详细好用的参考代码。针对Xilinx FPGA开发板,在Xilinx ISE编译调试成功,串口开发的经典例程。-Verilog HDL serial program written examples, very good reference code in detail. In view of the Xilinx FPGA development board, in Xilinx ISE compiler debugging success, a s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:219632
    • 提供者:韩建平
  1. T01_UART_CORE

    0下载:
  2. Verilog 实现的 UART串口读写控制核 参数化校验、时钟设置,完整工程(xilinx),包括文档、源码等。供学习参考,希望大家上传自己代码,共同提高,打倒小日本。-Verilog implementation of the UART serial port to read and write control nuclear parametric check, clock setting, complete project (Xilinx), including documentation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:423639
    • 提供者:FEIFEI
  1. uart

    0下载:
  2. 利用xilinx 公司的ise软件基于verilog HDL实现UART控制程序-based on the xilinx ise and use verilog HDL language to achieve the purposes that control the uart.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:65196
    • 提供者:尚文东
  1. uart2

    0下载:
  2. 基于Xilinx ISE的uart传输代码,使用verilog语言完成-Based on Xilinx ISE uart transmission code, completed with verilog language.
  3. 所属分类:Windows Develop

    • 发布日期:2017-05-11
    • 文件大小:2142131
    • 提供者:董俊翔
  1. verilog-uart-master

    0下载:
  2. Verilog TUTORIAL for beginners. We had earlier published a Verilog tutorial that made use of the Xilinx ISE Simulator.
  3. 所属分类:LabView

    • 发布日期:2017-12-14
    • 文件大小:57344
    • 提供者:kimluan
  1. 07_uart_test

    0下载:
  2. fpga 串口 Verilog 黑金的板子,入门(fpga uart test xilinx)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:389120
    • 提供者:翻山越岭
  1. uart

    0下载:
  2. UART的串口程序,收发功能都已实现,直接可用(UART serial procedures, transceiver functions have been achieved, directly available)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:2048
    • 提供者:上腾娱乐
搜珍网 www.dssz.com